SmartSim - 开源的数字逻辑电路设计工具
SmartSim 是一个免费并且开源的数字逻辑电路设计工具和模拟器。
SmartSim可以让你创建复杂的电路, 通过自定义自己的组件然后将其包含在其它电路中,就像其它内置的组件一样。那些大型电路还可以做子组件被包含在其它设计中。SmartSim提供打印,将电路设计导出成PDF, PNG, 或 SVG。
当完成你的电路设计之后,SmartSim提供一个交互的模拟器,可以让你控制电路,探寻运行中的电路的子组件。SmartSim 能够让你从模拟器的活动生成逻辑时序图,这些也可以导出成PDF, PNG, 和SVG格式。
项目主页:http://www.open-open.com/lib/view/home/1347616807043
本文由用户 jopen 自行上传分享,仅供网友学习交流。所有权归原作者,若您的权利被侵害,请联系管理员。
转载本站原创文章,请注明出处,并保留原始链接、图片水印。
本站是一个以用户分享为主的开源技术平台,欢迎各类分享!